openTPU 公开完整 FPGA 加速器栈，并提供模拟器、板卡与 Hugging Face golden model 之间的校验路径。
openTPU 在可审计 FPGA 加速器上运行开放模型
2026-09-24前沿观察TRIAL
openTPU 以 Apache 2.0 公开完整加速器栈，包括 SystemVerilog RTL、指令集、模拟器、编译器、主机工具和 profiler。项目在 Kintex-7 PCIe FPGA 上运行十个开放模型，并报告板卡与模拟器逐位一致。10 月 7 日更新加入 Hugging Face golden model 校验，并修复一次全代码审查发现的问题。
对你意味着什么
对推理基础设施工程师来说，它提供了从模型算子到硬件行为都可检查的紧凑实现，更适合作为学习和验证平台，而不是生产加速器替代品。特殊 FPGA 板卡、厂商工具链和作者自测限制了直接采用。
前沿观察
公开材料与效果验证，分开看。
已记录的事实是工作及其材料已公开。论文或作者报告的效果不自动等于独立复现。下一步关注可复用代码、任务设置和第三方验证。
证据与关联材料
技术细节与六维评分
| 硬件 | Xilinx Kintex-7 xc7k480t PCIe 板卡，双 DDR3 通道 |
|---|---|
| 软件栈 | SystemVerilog RTL、指令集、逐位模拟器、kernel 语言与编译器、主机软件和 profiler |
| 模型 | 十个开放模型，包括 Qwen3、Qwen3.5、LFM2.5、Gemma 4、SmolLM3 和 Phi-4-mini |
| 作者报告校验 | 板卡与 ISA 模拟器生成逐位一致的 token 和 logits；量化 golden model 对比接近数值误差下限 |
| 作者报告吞吐 | LFM2.5-230M 最高 82.1 wall tok/s；更大模型明显更慢 |
| 许可 | Apache 2.0 |
技术影响 4
工程价值 4
采用信号 2
成熟度 2
验证成本 3
风险 3